低寄生HBMテスト

白書

世界 人体モデル(HBM)静電気放電(ESD) テストは、最も古く、最も広く使用されているESDテストです。 電子機器 業界。 JEDEC HBMテストは静的ではありません。 急速な変化に対応するために改訂されました。 半導体産業。 最新の仕様改訂版は、HBMテスタの寄生インピーダンスによって引き起こされる障害に対処します。 EAGには、HBMテストの問題を解決するのに役立つ機器と専門知識があります。

HBMスペックの進化

現在のANSI / ESDA / JEDEC HBMテスト、JS-001-2014は、軍用ESDテスト仕様MIL-STD-883、メソッド3017.8から発展したものです。 仕様の最初のJEDECバージョンは1995で公開されました。 過去20年間にわたり、信頼性の高いエンジニアがIC業界の横断面から行ったデータと分析に基づいて、HBMの仕様が徐々に改良されてきました。 主な目標の1つは、HBMテストに必要なコストと時間の削減です。 その他の変更により、HBMシミュレータハードウェアの問題が解決されました。 次の表は、HBM仕様のさまざまなリビジョンをまとめたものです。

次の表は、HBM仕様のさまざまな改訂をまとめたものです。

HBMテスターの理想化モデル

HBMテスタの理想的なモデルを図1に示します。

図1理想化HBMテスタ

図1 理想化HBMテスタ

このモデルでは、100pFコンデンサは図には示されていない高電圧電源で充電されます。 電源が回路から取り除かれ、コンデンサは1500Ω抵抗を通して放電されます。 この場合、テスト対象のデバイスは、最も簡単なもの、つまり1本のワイヤです。 ワイヤの部分を流れる電流を時間の関数として測定すると、波形は図2に示すようになります。

図2 HBM電流対時間、+ 1000V HBM

図2 HBM電流対時間、+ 1000V HBM

HBMテスタのより現実的なモデル

図2の波形はリンギングを示しており、回路に寄生インピーダンスがあることを示しています。 寄生インピーダンスは、信号経路内の余分な不要な受動素子(抵抗、コンデンサ、インダクタ)の任意の組み合わせです。 一本のワイヤを通してHBMシミュレータを放電するための、より現実的な回路を図3に示します。

図3より現実的なHBMテスターモデル

図3 より現実的なHBMテスターモデル

リレーを使用して被試験デバイス(DUT)の端子をHBMテスタに接続するため、寄生インダクタンスと抵抗が放電経路に追加されます。 実際のHBMシミュレータでは、1500Ω抵抗は分散され、端子A側に約1400Ω、端子B側に100Ωがあります。 抵抗は、リレーアレイ全体にわたって規格内波形を提供するために分割されます。

ほとんどのICデバイスは3つ以上の端子を持っているので、状況はもっと複雑です。 ピンが接続されているかどうかにかかわらず、デバイスのすべてのピンにHBMシミュレータへの容量結合インピーダンスパスがあります。 マルチピン電源またはグランドグループの1つのピンにストレスがかかると、そのグループ内の他のピンはフローティング状態になり、ピンごとに4-8pFのオーダーで追加の容量が追加されます。 この余分な静電容量は、波形の形状を大きく変える可能性があります。 さらに、DUTボードとソケットは、追加の抵抗、インダクタンス、およびキャパシタンスも追加し、HBM波形に追加の変更を引き起こします。 波形スロープまたは端子Bの抵抗に敏感な回路は寄生インピーダンスの影響を受ける可能性があります。 容量結合のため、HBMテスト中にストレスのないピンに損傷を与えることさえ可能です。 これらすべてが波形に影響を及ぼし、誤ったHBM障害を引き起こす可能性があります(参照6を参照)。HBMテスタのさらに現実的なモデルを図4に示します。

図4さらに現実的なHBMテスターモデル

図4 さらに現実的なHBMテスターモデル

減少した寄生HBMテスタ

リレーベースのシステムで見られた問題に対処するために、ESDA / JEDEC HBMテストの最後の3つのバージョンは、低寄生HBMテスターの使用を許可します。 テスタとDUTの間のインタフェースはプローブステーションです。 部品は2点のみで電気的に接続されています。 特別なフィクスチャやソケットは不要です。また、リレーアレイがないため寄生インピーダンスが減少します。 DUTは、パッケージ部品またはウェーハとすることができる。 重要な構造は設計サイクルの早い段階で特徴付けることができます。 (図5を参照)

図5 HBM 2点テスターとプローブステーション

図5 HBM 2点テスターとプローブステーション

低寄生テスタは、非常に正確でほぼ完璧なHBMパルスを提供します。 パルスがDUTに印加されている間に、電圧対時間および電流対時間を測定することができます。 これにより、HBMストレス時のDUTの動作をより徹底的に分析できます。 (図6を参照)

図6 2点HBMテスタ波形とIV曲線

図6 2点HBMテスタ波形とIV曲線

EAGの2点テスターアプローチ

2点テスターはまだ大規模生産部品のテストを行うには遅すぎるので、EAGは利用可能なリレーテスターを使用して、ハイブリッドテスト戦略を採用しました。

1 リレーテスタでDUTをテストします。 これは仕様で許可されており、最高速度と最低コストのソリューションです。

2 次の方法でテスターの寄生インピーダンスを最小限に抑えます。

  • マルチピン電源またはグランドプレーンが端子B(接地端子)の場合は、すべてのピンをグランドに接続します。
  • マルチピン電源、グランド、または非電源グループが端子A(ザッピング端子)の場合、すべてのピンをザッピングしないでください。 代わりに、代表的なピンをザッピングしてください。
  • 電源/グランド間電源テストでは、正極性のみをザッピングします。

3 ATEに障害がない場合、DUTはテストに合格しています。

4 失敗が観察された場合、または特性評価データが必要な場合:

  • 障害のあるピンのペアを識別して特定するために、さらに強調してください。
  • ピンペアがXNUMX点テスターを通過すると、デバイスは通過します。
  • ピンペアが故障した場合は、2点テスターを使用してその故障を特定します。

結論

プロセス技術の急速な変化に伴い、リレーテスタの寄生インピーダンスによる誤った故障がより重要なHBM問題となっています。 EAGのテストアプローチは、誤った失敗の発生率を最小限に抑えます。

EAGには、2点テスターを使用して誤った失敗があるかどうかを判断する機能があります。 これにより、EAGの顧客にとってマスクの変更が少なくなり、製品化までの時間が短縮されます。 業界で利用可能な最新の標準と最良のテストプラクティスを提供するためにEAGを信頼することができます。

 


参考文献

  1. JEDEC JESD22-A114、「静電放電(ESD)感度テスト人体モデル(HBM)」(その他の改訂はA、B、C、D、E)
  2. ANSI / ESDA / JEDEC JS-001-2014、「静電放電(ESD)感度テスト人体モデル(HBM)」(その他の改訂は2010、2011、2012)
  3. E.Grund、M。Hernandez、Oryx Instruments、“人体モデルパルス発生器から異常を取り除く方法”、EOS / ESDAシンポジウム2006
  4. Evan Grund、Grund Technical Solutions LLC、「2ピン人体モデルテスト」、EOS / ESDAシンポジウム2009
  5. Scott Ward、Keith Burgess、Joe Schichl、Charvaka Duvvury、Peter Koeppen、Hans Kunz、Texas Instruments; Evan Grund、Grund Technical Solutions、「2010ピンHBMテストによる未選択のピンリレー静電容量HBMテスターアーティファクトの克服」、EOS / ESDA Symposium XNUMX
  6. Yue Zu、Liang Wang、Rajkumar Sankaralingam、Scott Ward、Joe Schichl、Texas Instruments; EOS / ESDAシンポジウム2014「HBMテスト中のストレスのないピンの偶発的パルスによるしきい値電圧シフト」

特定の機能を有効にして私たちとのあなたの経験を向上させるために、このサイトはあなたのコンピュータにクッキーを保存します。 続行をクリックして承認を与え、このメッセージを完全に削除してください。

詳細については、当社を参照してください。 プライバシーポリシーをご覧ください。.