高度な材料とプロセスが電子システムの故障解析に厳しい課題を投げかける

白書

今日の電子システムのサイズが縮小し、より複雑で普及するにつれて、障害はコストのかかるダウンタイム、製品の遅延と回収、そして評判の低下を招く可能性があります。 障害が発生する前に障害を見つけて修正することが重要ですが、デバイスが高度な材料とプロセスを使用して構築される場合、これはますます困難になります。 解決策は、電子システムに対して包括的で学際的なアプローチを採用することです。 故障解析。 さらに、最新の集束イオンビームを使用して徹底的なテストを行うことで、多くの失敗を完全に回避できます。 (FIB)回路編集テクニック 高価で時間のかかるフルマスクスピンをコミットする必要なしに、設計修正を迅速かつ安価にデバッグおよび検証し、またはICの設計最適化の機会を探求すること。

システムの複雑さは成長し進化する

システムは、ボード、ダイ、IC、パッケージなど、すべてのレベルでより複雑になっています。 今日のデバイスには数十億個のトランジスタが含まれており、以前は個別だったさまざまなコンポーネントと独立したシステムを統合できます。 FinFET、メタルゲート、low-kダイアレトリック、およびその他の高度なプロセスノードの登場により、デバイスはますます小型化しています。 パッケージングの複雑さも増しており、SIP、MCM、SiSub、スタックダイ、TSV、Cuワイヤなどのオプションがあります。 さらに、今日のデバイスはますます多層金属スタックを特徴とし、フリップチップおよびその他の高度なチップスケールフォームファクタで製造されています。 一方、高度なパッケージやボードに関連する材料、コーティング、成形コンパウンドもますます複雑になっています。 電力分野では、多くのデバイスが炭化ケイ素(SiC)、窒化ガリウム(GaN)、およびその他のワイドバンドギャップ材料に移行しており、設計や 特性評価のプロセス監視と信頼性

故障解析の問題をさらに困難にするために、多くの故障は断続的にしか発生しません。 システムの課題は業界やアプリケーションによって大きく異なります。デザインの各機能要素は、障害の根本的な原因とメカニズムを理解するために専門的なドメイン知識を必要とすることがよくあります。 ネットワーキングおよび自動車システムは、今日の障害分析の課題の幅と深さの良い例を示しています。 ネットワークシステムは、複雑なICやSoCなど、さまざまな種類のRF、電源、高速デジタル、および記憶媒体を含む多数のコンポーネントを含む複数のボードにまたがることができます。 今日の自動車も同様に複雑で、バックアップカメラから車線変更警報システムまで、100以上の電子制御ユニット(ECU)を搭載しています。また、明日のアシストドライブとセンサー誘導オートパイロットシステムには、ダースの超音波探知機と複数のカメラとレーダーセンサー。 障害は、スタンドアロンシステムと複数の相互に関連するシステムの複雑なチェーンのどこにでも発生する可能性があります。 その一方で、偽造部品も自動車のサプライチェーンに入り込み、さらなるリスクをもたらし、スクリーニングと分析に加えて信頼性仕様に対するさまざまな種類の検証および認証テストの必要性を強調しています。

故障解析:最初の防御線

理想的な故障解析アプローチは、根本原因の特定を最適化し、関連する故障メカニズムと将来の故障を防ぐ方法を決定するために電気的解析と物理的解析の両方にまたがる必要があります。 ICトランジスタレベルで発生するエレクトロニクス、材料、および故障メカニズムを含むシステム全体に焦点を合わせる必要があります(図1を参照)。

EAGラボラトリーズによる電子システムの故障解析、フローチャートは考えられる根本原因と故障メカニズムを示しています

図1 マルチレベルの障害分析は、考えられる根本的原因と障害メカニズムの完全な連続体に渡って拡張する必要があります。

効果的な故障解析には、コンポーネントからシステムレベルまで及ぶ専門知識を持つ、熟練した熟練した技術者や技術者も必要です。そして、彼らは、自由に使える包括的な実験装置を持っていなければなりません。 故障解析サービスプロバイダは、大規模プロジェクトの並列処理も実行できなければならず、クライアントのニーズに応じてサービスを拡張する機能も必要です。 その他の重要な要素には、システムの冗長性や、コンポーネントレベルの分析を可能にする高度な高解像度顕微鏡イメージングシステムなどの特殊な機器があります。 故障の特性評価を処理するには、ラボはX線、サーマルマッピング、曲線トレース、タイムドメイン反射率測定、および機能テスト機器などの基本的な機能に加え、リアルタイム、非リアルタイムのレーザータイミングプローブなどの高度なツールも必要です。ローディング、非接触信号波形の取得 28nm以下の高度なノードでは、必要に応じて故障を単一のトランジスタに限定できるように、ナノプロービングやより高度な機器も必要になるかもしれません。

時には、さまざまな分光法を用いた材料分析(EDS, Raman)またはX線(回折, 反射率または 蛍光灯)は、材料の問題を特徴付けるのにも役立ちます。

また、電気的故障シグネチャの定義から始めて、故障メカニズムの特定と問題解決まで継続する、包括的な方法論と作業フロー(図2を参照)も重要です。 複雑で相互依存する複数のコンポーネントや機能に対処するために、このプロセスには、データと段階的な調査結果に基づいて分析アプローチを規則正しく定期的に改良することも含まれている必要があります。 このアプローチでは通常、仮説を立て、それからそれらを検証または却下するように働きかけます。 与えられた失敗を再現および/またはモデル化するために、さまざまな実験も必要かもしれません。

EAGラボラトリーズからの電子システム故障解析方法論ワークフロー

図2 システムレベルの故障解析方法とワークフロー

障害分析アプローチのカスタマイズも重要です。 それぞれの状況には、それぞれ固有の特性と対処すべき問題があり、「フリーサイズ」アプローチの可能性を排除します。 カスタマイズされたワークフローを開発することができるように、それぞれの状況は正しい質問を始める体系的なアプローチを必要とします。

FIB回路編集の徹底的なテストと使用による、それらの発生前のIC故障の防止

失敗を減らすためのもう1つの戦略は、特に以前の設計作業に基づいて将来の問題を予測することが不可能ではないにしても難しい高度なプロセスノードで、開発プロセス中にICの徹底的なテストとFIB回路編集の使用を追跡することです。 電気的特性評価、機能テスト、 信頼性認定 製品が生産にリリースされる前に多くの問題を明らかにするのを助けることができます。 問題が特定されると、FIB回路編集は、進行中の設計に対するデバッグおよび修正の検証、あるいはフルマスクスピンの高コストで時間のかかるタイムテーブルにコミットする前の設計最適化変更の調査のプロセス中に使用できます。

高度なプロセスノードでは、高いマスクコストとバグの発見と修正に伴う大きな困難のために、成功への障壁がさらに高くなる可能性があります。 初期の設計作業中に得られた経験に基づいてこれらのノードで問題を予測することは非常に困難です。 現在の20-nmプロセスノードで製造されたデバイスは、リソグラフィで一般的に使用されているレーザー光の波長よりも10倍小さいフィーチャサイズを持っています。 これらの高度なノードでは、プリシリコンテストはより難しく、シミュレーションにはもっと時間がかかり、多くの設計を完全に検証することは不可能です。 さらに問題となるのは、シミュレーションモデルに欠陥があり、パッケージ化によって容易に強調される可能性がある非常に複雑な設計です。

新しいテクノロジノードが増えるごとに、設計と統合の複雑さが増します。 課題は、複数のパターニングやレイアウト依存効果(LDE)からローカルインターコネクト層の使用にまで及びます。 サーバー信号と電力のエレクトロマイグレーションも問題を引き起こす可能性があります。 金属ピッチが小さくなるほど、カップリング効果とシグナルインテグリティの問題が発生する可能性が高くなります。 より高いワイヤ抵抗およびビア抵抗もまた、より高度で可変のワイヤサイズ決定および先細り技術を必要とする。 抽出、タイミング、シグナルインテグリティ解析、およびモデリングにも課題があり、パフォーマンスを危険にさらすことなく正確性を確保するためには、それぞれがさまざまな変動の問題を考慮する必要があります。 さらに、20 nmでのリソグラフィの限界により、サインオフを達成するためにはかなりの固定が必要になることがよくあります。 最後に、これらすべての問題が相互に作用するため、さまざまなチップとIPの統合の課題、パッケージの問題、および追加の複雑さがあります。

これらの問題のいくつかに対処するために、EDAツールプロバイダはすでに設計フローに関する困難な技術的課題に対する他のソリューションに関するアドバイスを提供しています。 ただし、これらのデザインフローの変更を超えて、開発者はデバッグ中のプロトタイプ段階でFIB回路編集を適用することもできます。 同じ手法を使用して設計の最適化の機会を探求することもできます。これにより、開発者は、フルマスクスピンの高コストまたは長い時間割を確定する前に、物理プロトタイプを迅速かつ安価に作成、テスト、検証できます。 FIB編集されたデバイスプロトタイプは、その後の試行錯誤のマスクバージョンの代替として、マスクの修正をガイドするために1回限りで使用することができます。

今日のソリューションでは、多層メタルスタックを特徴とし、フリップチップやその他の高度なチップスケールフォームファクタを占める28 nm以下のテクノロジノードで製造された回路を編集することが可能です。 編集を実行するために、ナノスケール分解能のガリウム(Ga +)イオンビームが、画像形成、エッチング、およびIC上への材料の堆積のプロセスにおいて使用される。 これは非常に高いレベルの精度で行われます。 充電装置内の回路を切断して接続するために、材料が除去され堆積され、そして電気的試験に使用されるプローブポイントを作成するために同じプロセスがまた使用され得る(図XNUMX参照)。 ツール、方法論および技術の進歩はビーム案内を改善し、オペレータが装置の裏側と表側の両方で狭い領域でより複雑な操作を実行し、銅層を取り扱うことを可能にした。

EAGラボラトリーズからのFIB回路編集接続部および切断部の電子システム故障解析画像

図3 複数のフロントサイドFIB回路が接続とカットを編集します。

関心のある領域を見つけるために、FIBツールはCADナビゲーションシステムに接続されており、設計者のGDSファイルは通常、正確な領域にナビゲートするために使用されます。 これにより、地下の特徴を見つけ、正しい編集が行われたことを確認するための非常に正確な方法が提供されます(図4を参照)。 FIB回路編集を成功させるための最も重要な要件の1つは、ビームを正確に配置する機能です。

EAG研究所からのFIB回路編集のためのCADレイアウトの電子システム故障解析画像

図4 CADレイアウトにより、オペレータはFIB回路編集を実行できます。

テスターでの設計変更の検証やシステムボードレベルでの変更の検証など、市販されているすべてのノードでのFIB回路編集には、さまざまな有益なアプリケーションがあります。 IC設計プロセス中の成功率を最適化するために、このプロセスはシミュレーション段階とそれ以降のデバッグ中の両方で実施することができる(図3参照)。 一般的なアプリケーションには、製造時のデバイスのデバッグと最適化、設計変更の調査と検証、および高価で時間のかかるマスクセットの製造なしでの新しいデバイスの試作が含まれます。 FIB回路編集を使用して、内部テスト、検証および認定チーム、さらには顧客にサンプルを提供するために、一握りまたは数十のデバイスに対する修正をスケールすることもできます。 最後に、FIB回路編集を使用することで、製品化までの時間を短縮し、顧客の生産を開始し、評判の低下や遅れたペナルティを回避するためのサイクル全体をスピードアップします。

EAG研究所からの電子システム故障解析のためのFIB回路編集のためのプロセスフロー

図5 FIB回路編集の処理フロー

電子システムの障害は、識別、診断、解決するのがますます困難になり、費用がかかります。 問題が発生する前にそれらをすばやく見つけて修正するためのステークスはこれまでになく高くなりました。 これには、コンポーネントからシステムレベルまで拡張され、専門的な専門知識と機器によって支えられている、包括的で学際的な電子システム障害分析方法論とワークフローが必要です。 その一方で、ナノスケールのジオメトリが下がるにつれて、ICデザインの検証と検証に関連する課題はますます激しくなっています。 全体的な故障解析と解決のための工夫にFIB回路編集を追加すると、デバッグと検証を改善し、完全なマスクスピンをすることなく設計最適化の機会を簡単に見つけることができるため、設計の成功率が上がります。

特定の機能を有効にして私たちとのあなたの経験を向上させるために、このサイトはあなたのコンピュータにクッキーを保存します。 続行をクリックして承認を与え、このメッセージを完全に削除してください。

詳細については、当社を参照してください。 プライバシーポリシーをご覧ください。.