Les matériaux et procédés avancés posent des défis difficiles pour l'analyse des pannes de systèmes électroniques

Whitepaper

Alors que les systèmes électroniques actuels continuent à réduire leur taille, à devenir de plus en plus complexes et omniprésents, les défaillances peuvent entraîner des temps d'arrêt coûteux, des retards et des rappels de produits et des dommages affaiblissants pour la réputation. Il est important de rechercher et de réparer les défaillances avant qu'elles ne causent des dommages, mais cela devient de plus en plus difficile lorsque les dispositifs sont construits à l'aide de matériaux et de processus avancés. La solution consiste à adopter une approche globale et multidisciplinaire des systèmes électroniques. analyse d'échec. En outre, de nombreux échecs peuvent être évités, au total, par des tests approfondis, associés à l'utilisation du dernier faisceau d'ions focalisé Techniques d'édition de circuit (FIB) déboguer et valider rapidement et à peu de frais les correctifs de conception ou explorer les possibilités d'optimisation de la conception dans les CI sans avoir à s'engager dans des tours de masque complets coûteux et longs.

LA COMPLEXITÉ DU SYSTÈME CONTINUE DE GRANDIR ET D'ÉVOLUER

Les systèmes sont de plus en plus complexes à tous les niveaux - carte, matrice, circuit intégré et emballage. Les dispositifs actuels peuvent contenir des milliards de transistors et intégrer une grande variété de composants auparavant discrets et de systèmes indépendants. Avec l'arrivée du FinFET, de la porte métallique, de la dialétrie low-k et d'autres nœuds de processus avancés, les appareils deviennent de plus en plus petits. La complexité de l'emballage augmente également, avec des options telles que SIP, MCM, SiSub, matrice empilée, TSV et fil Cu. De plus, les appareils d'aujourd'hui comportent de plus en plus de piles métalliques multicouches et sont produits dans des puces inversées et d'autres facteurs de forme évolués à l'échelle des puces. Pendant ce temps, les matériaux, les revêtements et les composés de moulage associés aux emballages et panneaux avancés sont également de plus en plus complexes. Dans le domaine de l'énergie, de nombreux appareils passent au carbure de silicium (SiC), au nitrure de gallium (GaN) et à d'autres matériaux à large bande interdite qui créent des défis supplémentaires liés à la conception et caractérisation, surveillance et fiabilité des processus.

Pour rendre le problème de l'analyse des défaillances encore plus difficile, de nombreuses défaillances ne se produisent que par intermittence. Les défis du système varient considérablement selon les secteurs et les applications, chaque élément fonctionnel d'une conception nécessitant souvent une connaissance spécialisée du domaine afin de comprendre les causes profondes et les mécanismes d'une défaillance. Les réseaux et les systèmes automobiles offrent de bons exemples de l'ampleur et de la profondeur des défis actuels de l'analyse des défaillances. Un système de réseau peut s'étendre sur plusieurs cartes contenant des milliers de composants, y compris des circuits intégrés complexes et des systèmes sur puce pouvant chacun contenir également de nombreux types de RF, de sources d'alimentation, de supports numériques haute vitesse et de supports de stockage. Les voitures d'aujourd'hui sont tout aussi complexes: elles contiennent autant que les unités de contrôle électroniques (ECU) 100, ou plus, pour des systèmes allant des caméras de recul aux systèmes d'alerte de changement de voie, et les systèmes de pilotage automatique à guidage assisté et à capteur de demain devraient inclure un douzaine de détecteurs à ultrasons et plusieurs caméras et capteurs radar. Les défaillances peuvent se produire n'importe où dans une chaîne complexe de systèmes autonomes et de systèmes interreliés multiples. Dans le même temps, des composants de contrefaçon peuvent également être entrés dans la chaîne d'approvisionnement automobile, introduisant des risques supplémentaires et accentuant le besoin de dépistage et d'analyse, ainsi que divers types de tests de vérification et d'authentification par rapport aux spécifications de fiabilité.

ANALYSE DES ÉCHECS: LA PREMIÈRE LIGNE DE DÉFENSE

L’approche idéale en matière d’analyse des défaillances doit couvrir à la fois les analyses électriques et physiques pour optimiser l’identification de la cause première et déterminer le mécanisme de défaillance associé ainsi que les moyens de prévenir les défaillances futures. L'accent doit être mis sur l'ensemble du système, y compris l'électronique, les matériaux et les mécanismes de défaillance se produisant au niveau du transistor IC (voir la figure 1).

Analyse des défaillances des systèmes électroniques de EAG Laboratories, un diagramme montre les causes profondes et les mécanismes de défaillance possibles

Figure 1 L'analyse des défaillances à plusieurs niveaux devrait s'étendre à l'ensemble du continuum des causes fondamentales possibles et des mécanismes de défaillance.

Une analyse efficace des défaillances nécessite également des ingénieurs et des techniciens hautement expérimentés et bien formés, possédant une expertise allant du composant au système, et disposant d'un ensemble complet d'équipements de laboratoire. Les fournisseurs de services d’analyse d’échec doivent également être en mesure d’effectuer le traitement en parallèle de grands projets et d’avoir la possibilité d’adapter leurs services aux besoins des clients. La redondance des systèmes et des équipements spécialisés tels que les systèmes avancés d’imagerie par microscopie à haute résolution qui permettent une analyse au niveau des composants sont également des ingrédients clés. Pour gérer la caractérisation des défaillances, les laboratoires doivent également disposer de fonctionnalités fondamentales telles que rayons X, cartographie thermique, tracé de courbe, réflectométrie temporelle et équipements de test fonctionnel, ainsi que d’outils plus avancés tels que la sonde de cadencement laser pour la détection en temps réel. chargement, acquisition de la forme d'onde du signal sans contact. Aux nœuds avancés inférieurs à 28nm, une nano-vérification et un équipement plus sophistiqué peuvent également être nécessaires, afin que les défaillances puissent être localisées jusqu'à un seul transistor, si nécessaire.

Parfois, l’analyse des matériaux à l’aide de diverses techniques de spectroscopie (EDS, Raman) ou radiographie (diffraction, réflectivitéou flouorescence) peut également être utile pour caractériser les problèmes de matériaux.

Il est également essentiel de disposer d’une méthodologie et d’un flux de travail complets (voir figure 2), qui commencent par une définition de la signature de défaillance électrique et se poursuivent jusqu’à l’identification du mécanisme de défaillance et à la résolution du problème. Afin de traiter de multiples composants et fonctionnalités complexes et interdépendants, le processus doit également inclure une mise au point disciplinée et périodique de l'approche d'analyse basée sur les données et les résultats incrémentiels. Cette approche implique généralement de développer des hypothèses, puis de les valider ou de les rejeter. Diverses expériences peuvent également être nécessaires pour dupliquer et / ou modéliser un échec donné.

Flux de travail de la méthodologie d'analyse des défaillances des systèmes électroniques des laboratoires EAG

Figure 2 Méthodologie d'analyse des défaillances au niveau du système et flux de travail

Il est souvent essentiel de personnaliser l’approche d’analyse des défaillances. Chaque situation a ses propres caractéristiques et problèmes à traiter, éliminant ainsi la possibilité d'une approche «unique». Chaque situation nécessite une approche méthodique qui pose les bonnes questions pour pouvoir développer un flux de travail personnalisé.

PREVENTION DES DEFAUTS DE CIRCUIT AVANT, PAR DES TESTS A L'EBAUCHE ET L'UTILISATION DE L'EDIT DE CIRCUITS DE FIB

Une autre stratégie pour réduire les défaillances consiste à utiliser des tests approfondis des circuits intégrés et à suivre l’utilisation du circuit de montage FIB lors du processus de développement, en particulier au niveau de nœuds de processus avancés où il serait difficile, voire impossible, d’anticiper les problèmes futurs en se basant sur les travaux de conception antérieurs. . Caractérisation électrique, tests fonctionnels et qualification de fiabilité peut aider à découvrir de nombreux problèmes avant que les produits ne soient mis en production. Une fois les problèmes identifiés, l'édition du circuit FIB peut être utilisée lors du processus de débogage et de validation des correctifs apportés aux conceptions en cours, ou lors de l'exploration des modifications d'optimisation de la conception avant de s'engager dans les coûts élevés et les longues durées d'une rotation complète du masque.

Les obstacles au succès peuvent être encore plus importants au niveau des nœuds de processus avancés en raison des coûts de masque élevés et de la difficulté accrue liée à la recherche et à la correction des bogues. Il peut être extrêmement difficile d’anticiper les problèmes de ces nœuds en fonction de l’expérience acquise lors des travaux de conception antérieurs. Les périphériques fabriqués aux nœuds de processus 20-nm actuels ont des tailles 10 fois plus petites que la longueur d'onde de la lumière laser généralement utilisée en lithographie. Sur ces nœuds avancés, les tests pré-silicium sont plus difficiles, les simulations prennent beaucoup plus de temps et il est impossible de vérifier entièrement de nombreuses conceptions. Encore plus problématiques sont les conceptions extrêmement complexes qui peuvent avoir des modèles de simulation défectueux et qui peuvent facilement être soulignées par leur emballage.

Chaque nouveau nœud technologique augmente la complexité de la conception et de l'intégration. Les défis vont de la modélisation multiple et des effets dépendant de la mise en page à l'utilisation de couches d'interconnexion locales. Les signaux du serveur et la migration électronique peuvent également créer des difficultés. Plus le pas métallique est petit, plus il y a de chances que des effets de couplage et des problèmes d'intégrité du signal se produisent. Des résistances de fil et via élevées plus élevées nécessitent également des techniques de dimensionnement et de réduction de fil plus avancées et variables. Il existe également des défis liés à l'extraction, à la synchronisation, à l'analyse d'intégrité du signal et à la modélisation, et chacun doit prendre en compte de nombreux problèmes de variation afin d'assurer la précision sans compromettre les performances. De plus, les limitations de la lithographie à 20 nm entraînent souvent le besoin d’une correction importante pour obtenir une signature. Enfin, il existe de nombreux problèmes d'intégration de puces et de propriété intellectuelle (IP), des problèmes d'emballage et une complexité supplémentaire, car tous ces problèmes interagissent.

Pour résoudre certains de ces problèmes, les fournisseurs d’outils EDA offrent déjà des conseils en matière de flux de conception et d’autres solutions aux défis techniques difficiles. Au-delà de ces modifications du flux de conception, les développeurs peuvent également appliquer l'édition du circuit FIB au stade du prototype lors du débogage. Les mêmes techniques peuvent également être utilisées pour explorer les possibilités d'optimisation de la conception, permettant aux développeurs de créer, tester et valider des prototypes physiques rapidement et à moindre coût avant de s'engager dans le coût élevé ou les longs délais d'un tour complet du masque. Les prototypes de périphériques édités par FIB peuvent ensuite être utilisés une fois pour guider les modifications de masques, au lieu de versions successives de masques d’essai et d’erreur.

Avec les solutions actuelles, il est possible d’éditer des circuits fabriqués avec 28 nm et des nœuds technologiques plus petits comportant des piles métalliques multicouches et occupant des puces à bascule et d’autres facteurs de forme évolués. Pour effectuer les modifications, un faisceau d'ions gallium (Ga +) à résolution nanométrique est utilisé dans le processus d'imagerie, de gravure et de dépôt de matériaux sur le circuit intégré. Cela se fait avec un niveau de précision extrêmement élevé. Pour couper et connecter des circuits au sein du dispositif sous tension, le matériau est retiré et déposé, et le même processus peut également être utilisé pour créer des points de sonde utilisés pour le test électrique (voir la figure 3). Les progrès en matière d'outils, de méthodologies et de techniques ont amélioré le guidage du faisceau, permettant aux opérateurs d'effectuer des opérations plus complexes, dans des zones plus petites, à la fois sur le dos et sur l'avant du dispositif, et de manipuler des couches de cuivre.

Image d'analyse de défaillance de systèmes électroniques du circuit FIB, édition des connexions et des coupures des laboratoires EAG

Figure 3 Plusieurs circuits FIB situés sur la face avant permettent d’éditer les connexions et les découpes.

Pour localiser les zones d'intérêt, l'outil FIB est couplé à un système de navigation CAO et les fichiers GDS du concepteur sont généralement utilisés pour naviguer vers la zone précise. Ceci fournit une méthode très précise pour rechercher des entités souterraines et s’assurer que les modifications correctes sont effectuées (voir Fig. 4). L'une des conditions les plus importantes pour un montage réussi des circuits FIB est la capacité de positionner avec précision le faisceau.

Image d'analyse de défaillance de systèmes électroniques de structures CAO pour l'édition de circuits FIB par des laboratoires EAG

Figure 4 Les dispositions de CAO permettent aux opérateurs d’éditer des modifications de circuits FIB.

Il existe toute une gamme d’applications utiles pour l’édition de circuits FIB sur chaque nœud disponible dans le commerce, notamment la vérification des modifications de conception sur le testeur et la validation de ces modifications au niveau de la carte système. Le processus peut être mis en œuvre à la fois au stade de la simulation et ultérieurement lors du dé-bug pour optimiser les taux de réussite lors du processus de conception de circuits intégrés (voir la figure 3). Les applications typiques incluent le débogage et l'optimisation de périphériques en production, l'exploration et la validation de modifications de conception et le prototypage de nouveaux périphériques sans fabrication de jeu de masques coûteuse et fastidieuse. FIB circuit edit peut également être utilisé pour adapter les correctifs à une poignée ou à des dizaines d’appareils afin de fournir des échantillons aux équipes de test, de validation et de qualification internes, voire aux clients. Enfin, FIB circuit edit peut être utilisé pour accélérer les délais de mise sur le marché, accélérer le cycle complet de mise en production des clients et éviter les pertes de réputation ou les pénalités tardives, ou empêcher les concurrents potentiels de se lancer.

Déroulement du processus de montage du circuit FIB pour l'analyse des défaillances des systèmes électroniques par EAG Laboratories

Figure 5 Flux de processus pour l'édition du circuit FIB.

Les pannes de systèmes électroniques sont de plus en plus difficiles et coûteuses à identifier, à diagnostiquer et à résoudre. Les enjeux n'ont jamais été aussi importants pour les trouver rapidement et les résoudre avant qu'ils ne créent des problèmes. Cela nécessite une méthodologie d'analyse multidisciplinaire complète et multidisciplinaire des défaillances des systèmes électroniques ainsi qu'un flux de travail qui s'étend du composant au système, s'appuyant sur une expertise et des équipements spécialisés. Pendant ce temps, les défis associés à la vérification et à la validation de la conception de circuits intégrés continuent de s'intensifier à mesure que les géométries nanométriques se déplacent vers le bas. Ajouter le montage FIB à un arsenal global d’analyse et de résolution des défaillances peut considérablement augmenter les taux de réussite de la conception et prévenir les défaillances avant qu’elles ne surviennent, en améliorant le débogage et la validation et en facilitant l’exploration des opportunités d’optimisation de la conception sans passer au masque complet.

Pour activer certaines fonctionnalités et améliorer votre expérience avec nous, ce site stocke des cookies sur votre ordinateur. Veuillez cliquer sur Continuer pour donner votre autorisation et supprimer définitivement ce message.

Pour en savoir plus, consultez notre Politique de confidentialité.